Курсы Xilinx в СПБГУ временно не проводятся
Проектирование в среде ISE
|
Название курса
|
Продолжи-
тельность |
Отладочная плата
|
|---|---|---|
|
Основы проектирования FPGA в среде ISE
|
2 дня
|
Atlys |
| Проектирование для системы на кристалле Zynq в среде ISE |
2 дня
|
ZedBoard |
| Дополнительный курс по проектированию для системы на кристалле Zynq в среде ISE |
2 дня
|
ZedBoard |
| Создание системы с процессором MicroBlaze и шиной AXI4 в среде ISE | 2 дня | Atlys |
| Частичная реконфигурация |
2 дня
|
ML605 |
| Проектирование систем DSP при помощи System Generator |
2 дня
|
Atlys |
Проектирование в среде Vivado
|
Название курса
|
Продолжи-
тельность |
Отладочная плата
|
|---|---|---|
|
Основы проектирования FPGA в среде Vivado
|
2 дня
|
ZedBoard |
| Проектирование для системы на кристалле Zynq в среде Vivado |
2 дня
|
ZedBoard |
| Дополнительный курс по проектированию для системы на кристалле Zynq в среде Vivado |
2 дня
|
ZedBoard |
| Высокоуровневый синтез в среде Vivado |
2 дня
|
ZedBoard |
| Реализация корреляционного алгоритма поиска относительно большого шаблона в изображении для FPGA Xilinx 7го семейства с использованием >100 умножителей | 3 дня | ZedBoard |
Составители:
Андрей Терехов, профессор, д.т.н. Борис Кривошеин, Director Hardware Engineering Department Lanit-Tercom
Реализованные проекты СПбГУ и MGLab.Xilinx:
1. На отладках Virtex-6 разрабатывались:
- Аппаратные блоки системы компьютерного стереозрения
- Модель многоядерного конвейерно-параллельного сопроцессора потоковой обработки данных на основе встроенных DSP-ядер Virtex-6
- Блок графического вывода информации, автономно формирующий видеосигнал на монитор из записанного в память кадра, для аппаратных систем на ПЛИС без встроенного процессорного ядра
- Блоки взаимной синхронизации и мажорирования информации для отказоустойчивых систем с архитектурой «2 из 3»
2. На Spartan-6 разрабатывались:
- Модель нейронного фильтра для определения границ объектов на изображениях, а также встраивания скрытой информации (watermark) в эти границы
- Блок мажорирования каналов для подключения к троированной защищенной инфраструктуре PCI-express одиночных систем на кристалле (SoC) и специализированных микросхем (ASIC) с этим интерфейсом
- Блок доверительной загрузки операционной системы ПК
