Программа (Xilinx, МИЭТ)

Программа повышения квалификации
«Технологии передачи данных в сенсорных сетях»

Срок обучения – 72 часа
Форма обучения – очная

№ Наименование разделов Всего, час В т.ч. лекции В т.ч. практические и лабораторные занятия
1. Программирование ПЛИС SoCZynq 7000 для передачи данных в сенсорных сетях 15    
1.1 Знакомство со САПР XilinxVivado, ознакомление с аппаратными ресурсами SoC семейства Zynq 7000 3 3 1
1.2. Маршрут создания проекта приемопередатчика сенсора с использованием только программируемой логики на базе HDL дизайна 6 1 3
1.3. Синтез проекта RTL, анализ его ресурсных, временных и прочих характеристик встроенными средствами 6 1 6
2. Работа с ARM процессором и памятью SoC Zynq 7000 18    
2.1. AXI шина, прерывания, векторы прерываний, маскирование прерываний, конфигурация процессорной части для прототипирования сенсора 6 2 4
2.2. Работа с памятью, контроллер AXIBRAM, использование BRAM для расширения адресного пространства и возможности запуска приложений из этой памяти 6 2 3
2.3. DMA, организация памяти, контроллерAXICDMA в режимах поллинга и прерывания 6 2 5
3. Периферийные интерфейсы SoC Zynq 7000, используемые при построении приемопередающих узлов сенсорных сетей 18    
3.1. Аппаратные ограничения (файлы Constraints), конвертация файлов с расширением .ucf. Банки выходов, стандарты выходов, директивы файла .xcf. Утилита I/OPlanning 6 2 3
3.2. Экспорт пинов в проект RTL. Команды tcl для работы с пинами. Анализ временных характеристик после разведения пинов 6 2 4
3.3 Периферийные интерфейсы платы ZedBoard. Стандарты PMOD, FMCLPC/HPC, связь с сенсором с их использованием 6 2 5
4 Методологии создания проектов сенсорных сетей 18    
4.1. Методология проектирования UFM, типовые ошибки её применения и способы их контроля. 6 2 3
4.2 Часто встречающиеся проблемы при имплементации, верификации, симуляции и сведения временных характеристик проекта, типовые методологии и советы при прототипировании модулей приемопередающей аппаратуры в сенсорных сетях. 6 2 4
4.3 Использование функции Mark Debug. Функция Integrated Logic Analyzer(ILA) core. Альтернативные маршруты проектирования. 6 2 5
5. Консультации 3    
  Всего 72    
Итоговая аттестация: практическое задание

  Перечень практических занятий

Номер темы Наименование практического занятия Кол-во часов
1.1 Архитектура SoC Zynq 1
1.2 Возможности САПР фирмы Xilinx для прототипирования сенсоров 1
1.3 Маршруты проектирования узлов сенсорных сетей с использованием ПЛИС 2
2.1 Процессорная часть SoC Zynq 2
2.2 Работа с шиной данных и периферий 1
2.3 Доступ к памяти 1
3.1 Интерфейсы SoC Zynq 1
3.2 Язык tcl 2
3.3 Взаимодействие сенсора и SoC по интерфейсу FMC 1
4.1 Пример проекта сенсорной сети, выполненного по UFM 1
4.2 Оптимизация проекта встроенными средствами 2
4.3 Перспективные маршруты прототипирования узлов сенсорной сети: VivadoHLS, SDSoC 1

  Перечень лабораторных работ

Номер темы Наименование лабораторного занятия Кол-во часов
1.2 Реализация цифрового КИХ-фильтра 2
1.3 Временной анализ проекта КИХ-фильтра 2
1.3 Квадратурный модулятор 2
2.1 Компиляция счетчика-сенсора 2
2.2 Сопроцессор матричного умножения 2
2.3 Перемежитель данных протокола сенсорной сети 4
3.1 Фильтрация данных с сенсора 2
3.2 Алгоритм CORDIC 2
3.3 Цифровой QAM-демодулятор приемопередатчика узла сенсорной сети 4
4.1 Сравнение стратегий синтезатора 2
4.2 Оптимизация АРУ при помощи Integrated Logic Analyzer 2
4.3 Обработка телеметрических данных с сенсоров среде SDSoC 4

Материально-технические условия реализации программы

Вид занятия Наименование оборудования, программного обеспечения
Практическое Персональный компьютер, отладочные платы ZedBoard; САПР Vivado 2018.3
Лабораторное Персональный компьютер, проектор. отладочные платы ZedBoard; САПР Vivado 2018.3, САПР SDSoC 2018.3